武昌工学院2021年普通专升本《数字电路》考试大纲

　　武昌工学院2021年普通专升本

　　《数字电路》考试大纲

　　一、考试科目名称：《数字电路》

　　二、考试方式：笔试、闭卷

　　三、考试时间：90分钟

　　四、试卷结构：

　　总分100分，本考试由五个部分组成：选择题占30%，填空题占20%，化简题占10%，电路分析题占25%，电路设计题占15%。

　　五、参考书目

　　佘新平，蔡昌新，《数字电子技术(第三版)》，华中科技大学出版社，2019年1月

　　六、考试的基本要求

　　通过对《数字电路》课程的学习，要求考生从使用的角度了解数字系统中常用的编码、逻辑函数及其表示方法、触发器的分类;掌握二、八、十、十六进制数的相互转换、逻辑函数的化简、触发器特征及在时序逻辑电路中的应用;熟练掌握组合逻辑电路的分析和设计;掌握时序逻辑电路的分析方法，会进行简单同步时序逻辑电路的分析。

　　七、考试范围

　　(一)数字电路基础

　　数字电路基础知识;数制;数制转换;二进制编码。重点掌握二、八、十、十六进制数及二进制编码之间的相互转换;

　　(二)逻辑代数基础

　　基本逻辑门;复合逻辑门;逻辑代数的运算规则;逻辑函数的代数化简法;逻辑函数的标准形式;逻辑函数的卡诺图化简法。重点掌握逻辑函数及其表示方法、逻辑函数的代数化简法、逻辑函数的卡诺图化简法。

　　(三)组合逻辑电路

　　组合逻辑电路的分析;组合逻辑电路的设计;编码器;译码器;数据选择器与数据分配器;加法器。重点掌握组合逻辑电路分析与设计;掌握常用集成组合逻辑器件的原理、结构及应用(加法器、编码器、译码器、数据选择器)。

　　(四)触发器

　　RS触发器;D触发器;JK触发器;不同类型触发器的相互转换。重点掌握边沿触发器(D、JK)的功能与应用。

　　(五)时序逻辑电路

　　时序逻辑电路的分析;时序逻辑电路的设计;寄存器与移位寄存器;异步N进制计数器;同步N进制计数器;集成计数器。重点掌握同步时序逻辑电路分析(小规模同步时序逻辑电路，中规模集成器件实现的时序逻辑电路);掌握集成移位寄存器74LS194、集成计数器(74LS161、74LS191、74LS290)原理及应用。

（编辑：余老师）